МЛОИ

Рассмотрим вначале одноразрядный двоичный сумматор на два входа. Схематически он представлен на рис.6.
Рис.6. Схема одноразрядного двоичного сумматора на два входа.
Здесь: xi — i- тая цифра числа X; yi — i-тая цифра числа Y; zi — i-тая цифра результата сложения — числа Z; pi+1 — перенос в следующий, (i+1)-ый разряд.
Входы сумматора — xi и yi, выходы сумматора — zi и pi+1.
Опишем выходы сумматора как булевские функции его входов в виде следующей таблицы:
xi
yi
zi
pi+1
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
Легко видеть: zi = f1(xi,yi) = ?xi&yi ?xi&?yi; pi+1 = f2(xi,yi) = xi&yi.
Соответствующие схемы из функциональных элементов представлены на рис.7.

Рис.7. Функциональная схема одноразрядного двоичного сумматора на два входа

В отличие от предыдущего случая теперь мы учитываем перенос из младшего разряда.
Рассмотрим теперь одноразрядный двоичный сумматор на три входа. Схематическое представление его на рис.8.
Здесь: xi — i- тая цифра числа X; yi — i-тая цифра числа Y; pi — перенос из предыдущего, i-го разряда; zi — i-тая цифра результата сложения — числа Z; pi+1 — перенос в следующий, (i+1)-ый разряд.
Входы сумматора — xi, yi, pi, выходы сумматора — zi и pi+1.

Рис.8. Схема одноразрядного двоичного сумматора на три входа.

Опишем выходы сумматора как булевские функции его входов в виде следующей таблицы:

хi
yi
pi
zi
pi+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1

Не очень сложно проверить, что:
zi = ?1( xi , yi, pi) =
= ?xi&?yi&pi??xi&yi&?pi?xi&?yi&?pi?xi&yiπ
pi+1 = ?2( xi , yi, pi) = ?xi&yi&pi?xi&?yi&pi?xi&yi&?pi?xi&yi&pi.

После равносильных преобразований имеем:
zi = ?1( xi , yi, pi) = ?yi&(?xi&pi?xi&?pi)?yi&(?xi&?pi?xi&pi);
pi+1 = ?2( xi , yi, pi) = xi&(yii?pi)?yi&pi.

Соответствующие схема из функциональных элементов представлены на рис.9.

Рис.9. Функциональная схема одноразрядного двоичного сумматора на три входа.

Сложение n-разрядных двоичных чисел можно осуществить, соединив n сумматоров таким образом, как это показано на рис.10.
В данной схеме сумматора первый элемент имеет два входа, а все остальные элементы — по три. Появление 1 на выходе yn+1 означает переполнение разрядной сетки, то есть попытка представить число, содержащее больше, чем n двоичных разрядов.

Рис.10. Схема n-разрядного двоичного сумматора.

В некоторых схемах сумматоров «замыкают» выход pn+1 последнего элемента на вход p1 первого. Тогда все элементы схемы сумматора будут иметь по три входа. Такое сложение называют циклическим. Оно находит свое применение при выполнении арифметических операций в ЭВМ.